

文件编号	
密 级	

基于 Xilinx Kintex-7 XC7K325T 的 PCIeX8 四路光纤收发卡说明书

V1.0

北京太速科技有限公司



目录

1. 板卡简介.....	1
1.1 板卡概述	2
1.2 功能和技术指标.....	2
2. 板卡接口介绍.....	3
3. 板卡电源介绍.....	4
4. 软件内容及测试.....	5
4.1 DDR3.....	6
4.1.1 测试说明	6
4.1.2 测试过程	6
4.2 万兆光纤通信.....	16
4.2.1 测试说明	17
4.2.2 测试过程	17
4.3 时钟测试	19
4.4 下载测试	22
4.5 PCI-E	24
4.5.1 测试说明	24
4.5.2 测试过程	26
5. 文件下载方法.....	41



1. 板卡简介



图 1.1 板卡实物图




图 1.2 板卡功能框图



1.1 板卡概述

板卡主芯片采用 Xilinx 公司的 XC7K325T-2FFG900 FPGA，支持 8-LanePCIe、64bit DDR3、四路 SFP+连接器、四路 SATA 接口、内嵌 16 个高速串行收发器 RocketIO GTX，软件具有 windows 驱动。

1.2 功能和技术指标

- 8-Lane PCIe 可实现 $5\text{Gbps}/\text{lane} \times 8 = 40\text{Gbps}$ 的高速数据传输
- 使用 4 个 16bit DDR3 颗粒组成 64bit DDR3，总存储容量可达 1GByte
- 4 个 SFP+接口与 4 个 RocketIO GTX 收发器连接，可用作万兆以太网接口
- 4 个 SATA 接口与 4 个 RocketIO GTX 收发器连接，可实现高速串行存储
- 20 对 LVDS 差分信号，通过连接器 J6 与 FPGA 连接，时钟频率为 100MHz
- 8 个用户 LED 指示灯
- 1 个复位按钮
- 所有器件可同时支持商业级和工业级

1.3 软件功能

- 支持 DDR3 IP，PCIe IP，GTX IP 开发
- 支持 Windows 驱动

1.4 应用领域

- 软件无线电处理平台
- 图形图像硬件加速器
- Net FPGA
- 万兆网络



2. 板卡接口介绍

图 2.1 标出了板卡各个接口。表 2-1 进行了进一步介绍。




图 2.1 板卡接口介绍

表 2-1 板卡接口介绍

序号	接口	名称	说明
1	电源	J1	板外加电接口
2	指示灯 1	D3	逻辑指示灯
3	指示灯 2	LED0~7	外部时钟
4	通用接口	U8、U9	GPIO
5	光纤	U14、U16、U19、U23	光纤



6	SATA	J3、J4、J5、J7	硬盘接口
7	JTAG	J2	FPGA 的 JTAG 加载口
8	SW	SW2	加载模式选择开关
9	PCIE	P1	PCIE 口（金手指）
10	SW4	SW3	在背面，为 PCIE 模式选择开关

3. 板卡电源介绍

该板卡采用单路 12V 电压供电，下图 3.1 标出了几个电压测试点，用户可通过测试以下电压测试点来判断板卡硬件好坏，有无虚焊等等。




图 3.1 电压测试点



4. 软件内容及测试

硬件准备：

- ✓ 226 号板卡 1 块；
- ✓ 单路稳压电源 1 个；
- ✓ 电源线一根；
- ✓ FPGA 下载器一个。

软件准备：

- ✓ ISE 14.7；ISE 14.7；
- ✓ Driver Wizard 软件；
- ✓ 测试程序（PCIE_SFPP_FPGA.rar）。

表 4-1 测试程序一览表

适用条件	测试接口名称	开发软件	参考工程	功能说明
本测试例程适用的硬件板卡型号为： 226 号（基于 Xilinx Kintex-7 XC7K325T 的 PCIeX8 四路光纤收发卡）。 本测试例程适用的硬件 FPGA 芯片型号为： XC7K325T-2FFG900	DDR3	ISE 14.7	ddr3_500m_v2	用于测试 DDR3 是否工作正常
	PCI-E	ISE 14.7	orihard_pcie_exp_20131029a	用于测试 PCIE IO 接口是否工作正常
	万兆光纤通信	ISE 14.7	ip_sfp_4x_10g_64b66b	用于测试万兆光纤通信接口是否工作正常
	时钟测试	ISE 14.7	AD9516_clk_test	用于测试时钟是否工作正常
	FPGA 加载	ISE 14.7	orihard_pcie_exp_20131029a	用于测试板卡是否能正常加载程序




4.1 DDR3


4.1.1 测试说明

- 板卡上 4 个 16bit DDR3 颗粒组成 1 个 64bit DDR3。颗粒选择 MT41J128M16-125，颗粒大小 128M x 16bits。
- 参考工程：ddr3_500m_v2\mig_7series_v1_7\example_design\par\test.xise
- 例程中 DDR3 工作时钟频率 500MHz，该例程测试了 DDR3 的读写误码情况、DDR3 读写效率。


4.1.2 IP 核例化




IP 核例化 1/18




IP 核例化 2/18




IP 核例化 3/18




IP 核例化 4/18




IP 核例化 5/18



IP 核例化 6/18



IP 核例化 7/18



IP 核例化 8/18



Xilinx Memory Interface Generator

REFERENCE DESIGN [1]

Options for Controller 0 - DDR3 SDRAM

Pin Compatible FPGAs ✓

Memory Selection ✓

Controller Options

AXI Parameter

Memory Options

FPGA Options

Extended FPGA Options

I/O Planning Options

Bank Selection

System Signals Selection

Summary

Simulation Options

PCB Information

Design Notes

Clock Period: Choose the clock period for the desired frequency. The allowed period range (1072 - 3300) is a function of the selected FPGA part and FPGA speed grade. Refer to the User Guide for more information. 2000 ps 500.00 MHz

The allowed period range is PRELIMINARY. The final range will be listed after characterization.

PHY to Controller Clock Ratio: Select the PHY to Memory Controller clock ratio. The PHY operates at the Memory Clock Period chosen above. The controller operates at either 1/4 or 1/2 of the PHY rate. 4:1

Vccaux_io: Vccaux_io must be set to 2.0V in the High Performance banks for the highest data rates. Vccaux_io is not available in the High Range banks. Note that Vccaux_io is common to groups of banks. Consult the 7 Series Datasheets and FPGA SelectIO Resources User Guide for more information. 1.8V

Memory Type: Select the memory type. Type(s) marked with a warning symbol are not compatible with the frequency selection above. Components

Memory Part: Select the memory part. Part(s) marked with a warning symbol are not compatible with the frequency selection above. Find an equivalent part or create a part using the "Create Custom Part" button if the part needed is not listed here. The "Create Custom Part" feature is not supported for KLEBRAM II. MT41J128M16XX-125-WZL

Memory Voltage: Select the Voltage of the Memory part selected. 1.5V

Data Width: Select the Data Width. Parts marked with a warning symbol are not compatible with the frequency and memory part selected above. 64

ECC: MIG supports ECC for 72 bit data width configuration. To be able to select ECC, select a data width that has ECC supported. Disabled

Data Mask: Enable or disable the generation of Data Mask (DM) pins using this check box. This option can be selectable only if the memory part selected has DM pins. Uncheck this box to not use data masks and save FPGA I/Os that are used for DM signals. ECC designs (DDR3 SDRAM, DDR2 SDRAM) will not use Data Mask. [x]

ORDERING: Normal mode allows the memory controller to reorder commands to the memory to obtain the highest possible efficiency. Strict mode forces the controller to execute commands in the exact order received. Normal

Memory Details: 2Gb, x16, row:14, col:10, bank:3, data bits per strobe:8, with data mask, single rank, 1.5V

User Guide Version Info

< Back Next > Cancel

IP 核例化 9/18

Create Custom Part

Custom Memory Part

This option creates a new memory part. Note that the new part will be a modification of the "Base Part" selected below. The timing parameters and the density can be changed.

Select Base Part MT41J128M16XX-125

Enter New Memory Part Name MT41J128M16XX-125-WZL

Change the required Timing Parameters. "Value" is the only field that can be edited.

Parameter	Value	Range	Units	Descriptions
tcke	6	5-20	ns	CKE minimum pulse width
tfaw	40	25-55	ns	Four Address Width
tras	35	33-37.5	ns	Active to Precharge command
trcd	13.750	10-15	ns	Active to Read or write delay
trefi	7.800	3.9-7.8	us	Average periodic refresh interval
trfc	160	90-350	ns	Refresh to Active or Refresh to Refresh

Row Address 14

Column Address 10

Bank Address 3

Help Save Delete Cancel

IP 核例化 10/18



Create Custom Part

Custom Memory Part

This option creates a new memory part. Note that the new part will be a modification of the "Base Part" selected below. The timing parameters and the density can be changed.

Select Base Part: MT41J128M16XX-125

Enter New Memory Part Name: MT41J128M16XX-125-WZL

Change the required Timing Parameters. "Value" is the only field that can be edited.

Parameter	Value	Range	Units	Descriptions
trefi	7.800	3.9-7.8	us	Average periodic refresh interval
trfc	160	90-350	ns	Refresh to Active or Refresh to Refresh
trp	13.75	10-15	ns	Precharge command period
trrd	8	5-20	ns	Activate minimum command period
trtp	8	7.5-20	ns	Read following a Write to the same dev...
twtr	8	7.5-20	ns	Read following a Write to the same dev...

Row Address: 14

Column Address: 10

Bank Address: 3

Buttons: Help, Save, Delete, Cancel

IP 核例化 11/18

Xilinx Memory Interface Generator

REFERENCE DESIGN

Memory Options for Controller 0 - DDR3 SDRAM

Input Clock Period: Select the period for the PLL input clock (CLIN). MIG determines the allowable input clock periods based on the Memory Clock Period entered above and the clocking guidelines listed in the User Guide. The generated design will use the selected Input Clock and Memory Clock Periods to generate the required PLL parameters. If the required input clock period is not available, the Memory Clock Period must be modified. 2000 ps (500 MHz)

Choose the Memory Options for the memory device. Memory Option selections are restricted to those supported by the controller. Consult the memory vendor data sheet for more information.

Read Burst Type and Length: The burst type determines the data ordering within a burst. Consult the memory datasheet for more information. Burst length 8 is the only supported value. Sequential

Output Driver Impedance Control: Programmable impedance for the output buffer. R2Q/7

Controller Chip Select Pin: The Chip Select (CS#) pin can be tied low externally to save one pin in the address/command group when this selection is set to 'Disable'. Disable is only valid for single rank configurations. Enable

RTT (nominal) - On Die Termination (ODT): Select the nominal value of ODT for the RQ, RQS/DQS# and DM signals on the component or DIMM interface. This must be set to R2Q/6 (40 ohms) for data rates at 1333 Mbps and above. In 2 slot DIMM configurations this value will be used for the unwritten slot during a write and will also be used for the unselected slot during a read. Use board level simulation to choose the optimum value. R2Q/4

Memory Address Mapping Selection

User Address

ROW BANK COLUMN


BANK ROW COLUMN

XILINX


User Guide Version Info

< Back Next > Cancel


IP 核例化 12/18




IP 核例化 13/18




IP 核例化 14/18



IP 核例化 15/18




IP 核例化 16/18



IP 核例化 17/18

再例化一个 PLL:




IP 核例化 18/18

4.1.3 测试过程

Step1: 搭建硬件平台

双路稳压源一路设置为 12V，给电路板上电。FPGA 下载器连接好电脑和板卡，下载器的 USB 接口接电脑，JTAG 接口接电路板。通电之后，电路板的指示灯变绿表示上电成功。下载器的指示灯由红变绿表示下载器连接成功。如图所示。



DDR3 硬件搭建平台

Step2: 下载配置文件，打开 ber_efficiency_test.cpj 文件

(*\\PCIE_SFPP_FPGA\\ddr3_500m_v2_20150403a\\ddr3_500m_v2\\mig_7series_v1_7\\example




_design\par\debug\ber_efficiency_test.cpj)

打开 chipscope，下载 Bit 文件。下载方法参考第 5 节：文件下载方法。

- bit 文件：ddr3_500m_v2\mig_7series_v1_7\example_design\par\example_top.bit
- cpj 文件：
ddr3_500m_v2\mig_7series_v1_7\example_design\par\debug\ber_efficiency_test.cpj

Step3: VIO 设置



VIO Console - DEV:0 MyDevice0 (XC7K325T) UNIT:1 MyVIO1 (VIO)	
Bus/Signal	Value
vio_ber_rst	0
vio_ddr_continue_wren	1
vio_ddr_continue_rden	0
vio_ddr_rddata_sel	0
vio_NUM_BURST	0000

vio_ber_rst: DDR3 误码统计值清零，用于清零下面波形文件里面的 ber_err_cnt 信号。

vio_ddr_continue_wren: DDR3 连续写使能，用于单独测试 DDR3 写效率；


vio_ddr_continue_rden: DDR3 连续读使能，用于单独测试 DDR3 读效率；

vio_ddr_rddata_sel: DDR3 读数据显示选取。测试例程的读写数据源为 32bit 位宽的累加数，DDR3 本地数据位宽总共为 512bit。写 DDR3 的数据为 32bit 累加数的 16 份复制，即 $app_wdf_data = \{16\{app_wdf_data_r\}\}$ ；其中 $app_wdf_data_r$ 是 32bit 累加数。读数据同理，Chipscope 分析时没有必要一次性把读数据的 512bit 都抓取出来分析，通过 VIO 方式，间接查看 512bit 里面 16 段 32bit 数据内容。

vio_NUM_BURST: DDR3 读写突发长度，如果为 0，则默认为突发读写 256 个 512bit 数据。其他非零值表示突发读写 vio_NUM_BURST 个 512bit 数据。在 DDR3 读写效率测试时，用于分析突发读写长度对 DDR3 效率的影响。在 $vio_ddr_continue_wren=1$ 或 $vio_ddr_continue_rden=1$ 时，DDR3 读写突发长度参数失效。

Step4: 信号分析

若抓取到的的波形显示同下图参考波形相同，则说明该板卡的 DDR3 工作正常。



参考波形

- `!_init_calib_complete`: 为 0，表示 ddr3 上电初始化成功。
- `ber_err`: 为 0，表示 ddr3 读写没有错误。
- `ber_err_cnt`: DDR3 读写错误个数统计，正常应该为 0 或保持为一个固定数值。
- `app_rd_data_r2`: ddr3 读数据。
- `app_rd_data_valid_r2`: ddr3 读有效。
- `app_wdf_data_r`: ddr3 写数据。
- `app_wdf_wren`: ddr3 写数据使能，高有效。
- `ddr_wr_statistic`: DDR3 每隔 10000 个本地时钟周期的写数据个数，可用于测试 DDR3 写效率，比如上图的 `ddr_wr_statistic=0x000011AF=4527`，表示 DDR3 写效率=45.27%。
- `ddr_rd_statistic`: DDR3 每隔 10000 个本地时钟周期的读数据个数，可用于测试 DDR3 读效率，比如上图的 `ddr_rd_statistic=0x000010F5=4341`，表示 DDR3 读效率=43.41%。
- `ddr_tot_statistic`: DDR3 每隔 10000 个本地时钟周期的读写数据个数，可用于测试 DDR3 总效率，比如上图的 `ddr_tot_statistic=0x000022A4=8868`，表示 DDR3 总效率=88.68%。

4.1.4 DDR3 读写效率测试结果

连续写：写效率=85.68%

连续读：读效率=92.25%



先写后读：先写 N 个数据，然后读 N 个数据，并有误码检测

N	1	64	128	256	512	1024
写效率	5.35%	40.33%	42.20%	43.69%	43.01%	45.27%
读效率	5.35%	40.46%	42.24%	43.52%	45.13%	43.41%
总效率	10.70%	80.79%	84.44%	87.21%	88.14%	88.68%

4.2 万兆光纤通信

4.2.1 测试说明

- 开发软件：Xilinx FPGA 开发软件：ISE 14.7
- 参考工程：ip_sfp_4x_10g_64b66b_ver0_4\ip_gtwizard_v2_4_1x_4ch. Xise (注：用 xilinx 自带的 Chipscope，若该工程不好用，可尝试用另一版本，即 ip_sfp_4x_10g_64b66b_ver1\ip_gtwizard_v2_4_1x_4ch. Xise)
- （四路万兆，采用 XILINX Aurora64B66B IP 核例程）


4.2.2 测试过程

Step1: 搭建硬件平台

首先将 4 个 10G 光模块插入插槽，分别用 4 根光纤将收和发连接起来。FPGA 下载器连接好电脑和板卡，下载器的 USB 接口接电脑，JTAG 接口接电路板，下载器的指示灯由红变绿表示下载器连接成功。双路稳压源一路设置为 12V，给电路板上电，通电之后，电路板的指示灯变绿表示上电成功。


Step2: 下载配置文件

用 ISE 14.7 打开参开文件 ip_sfp_4x_10g_64b66b_ver0_4\ ip_gtwizard_v2_4_1x_4ch.xise，打开之后打开 ChipScope。




打开 ChipScope

打开 ChipScope 后，点击图中红色按钮，ChipScope 会自动检测到 FPGA 的型号。




设备检测

选择 DEV:0 MyDecive0(XC7K325T)右击，选中 Configure。在弹出的窗口中选择需要下载的 ip_gtwizard_v2_4_1x_4ch_exdes.bit 文件，打开后点击 OK 后及开始下载。



文件配置 1/2



文件配置 2/2

打开 debug 中的 CPJ 文件。

Step3: 设置 VIO

分别将 gtx_txuserddy_i 设置为 1, gtx_rxuserddy_i 设置为 1, 从 0 光口到 3 光口分别进行测试。




图 gtx_txuserddy_i 设置为 1




图 gtx_rxuserddy_i 设置为 1






图 选择测试光口（0~3 共 4 个）


Step4: 抓捕信号



波形分析 1/3



波形分析 2/3



波形分析 3/3

gtx_unscrambled_data_i: 光纤接收到数据；应为累加数。

gtx_rxdavalid_i: 光纤接收数据有效标志；


gtx_error_count_i: 误码率；应为 0 或一不变常数。

其他：不用关注。



注意：

1) 测试光口 2 时，波形与其他 3 路不一致。如下图所示。



光口 2 测试结果

2) 如果波形不正常，可考虑换一个光模块，换一根光纤试试。

4.3 时钟测试

利用 4.2 节的测试，如果 Chipscope 能正常抓取数据，则说明 AD9516 时钟芯片输出时钟为 125MHz，AD9516 配置后正常输出时钟。

AD9516 配置时钟输出为：125MHz。

AD9516 输出时钟可配置，具体配置修改位置如下图 4.5 所示：




图 4.5 配置修改位置



m_ad9516_config.v 文件:

ADDR_DATA_46 = 24'h01_E0_03, 则 AD9516-1 输出 125MHz

ADDR_DATA_46 = 24'h01_E0_02, 则 AD9516-1 输出 156.25MHz。

4.4 下载测试

本节中将介绍如何向 FLASH 中烧写程序。

- MCS 文件:

*\\PCIE_SFPP_FPGA\\orihard_pcie_exp_20131029a\\pcie_io_exp_v2.mcs

(1) 配置加载模式

$M[2:0] = 3'B010$ 为 MasterBP 模式




图 4.6 拨码开关原理图

参照原理图中拨码开关的设定，拨动拨码开关SW2，设置加载模式使得FPGA管脚：

$M[2:0] = 3'B010$ 为MasterBPI模式。即：将拨码开关SW2的第2管脚拨至ON。

(2) 烧录

打开iMPACT，并双击Boundary Scan，出现如下界面，如图4.7所示。




图 4.7 弹出窗口

双击上图红圈内的SPI/BPI，提示选择mcs文件，选择好mcs文件后，弹出如下对话框，设置FLASH：




图 4.8 FLASH 设置

按照上图设置好flash参数，点击ok，然后在下图FLASH标签位置右键单击，接着点击Program，进入flash烧写状态。




图 4.9 烧写程序



单击Program。




图 4.10 弹出窗口

点击ok。

flash烧写完成后，出现如下界面，Program Succeeded表示烧写成功。




图 4.11 烧写成功

4.5 PCI-E

4.5.1 测试说明

- 参考工程：orihard_pcie_exp_20131029a\ipcore_dir\orihard_pcie_u.xise
- 参考加载文件：orihard_pcie_exp_20131029a\pcie_io_exp_v2.mcs

PCI-E IP 参数设置如下图 4.12 所示：



LogiCORE 7 Series Integrated Block for PCI Express xilinx.com:ip:pcie_7x:1.7

Component Name

PCIe Device / Port Type

The Integrated Block for PCI Express allows selection of the Device / Port Type

Device / Port Type

Number of Lanes

The Integrated Block for PCI Express requires that an initial lane width be selected. Wider lane width cores can train down to smaller lane widths if attached to a smaller lane width device. Select only the lane width that is necessary for the design.

Lane Width

Link Speed

The Integrated Block for PCI Express allows selection of the Maximum Link Speed supported by the device.

☐ 2.5 GT/s

☒ 5.0 GT/s

Interface Width

The Integrated Block for PCI Express allows selection of Interface Width

☐ 64-bit

☒ 128-bit

Interface Frequency

The Integrated Block for PCI Express allows selection of the interface clock (trn_clk) frequency. The frequency selection enables maximum achievable data throughput for the selected number of lanes and link speed. Choice of non-default option results in interface being overclocked with no overall effect on data throughput, and depends on user application functional requirements, timing closure and power considerations. Xilinx recommends that the default frequency value be used where possible..

Frequency (MHz)

☒ Enable Pipe Simulation

图 4.12 (1)

Base Address Registers

Base Address Registers (BARs) serve two purposes. Initially, they serve as a mechanism for the device to request blocks of address space in the system memory map. After the BIOS or OS determines what addresses to assign to the device, the Base Address Registers are programmed with addresses and the device uses this information to perform address decoding.

BAR 0 Options

☒ Bar0 Type ☐ 64 bit ☐ Prefetchable

Size Megabytes

Value (Hex)

BAR 1 Options

☐ Bar1 Type ☐ 64 bit ☐ Prefetchable

Size Kilobytes

Value (Hex)

BAR 2 Options

☐ Bar2 Type ☐ 64 bit ☐ Prefetchable

Size Bytes

Value (Hex)

BAR 3 Options

☐ Bar3 Type ☐ 64 bit ☐ Prefetchable

Size Kilobytes

Value (Hex)

BAR 4 Options

☐ Bar4 Type ☐ 64 bit ☐ Prefetchable

Size Kilobytes

Value (Hex)

BAR 5 Options

☐ Bar5 Type ☐ Prefetchable

Size Kilobytes

Value (Hex)

Expansion ROM Base Address Register

☐ Expansion Rom Size Kilobytes

Value (Hex)

图 4.12 (2)

Reference Clock Frequency

The Integrated Block for PCI Express allows selection of the reference clock frequency

Frequency (MHz)

图 4.12 (3)



4.5.2 测试过程

Step1: 搭建硬件平台

计算机安装 Driver Wizard 软件;

供电, 连接仿真器:

双路稳压源一路设置为 12V, 给电路板上电。FPGA 下载器连接好电脑和板卡, 下载器的 USB 接口接电脑, JTAG 接口接电路板。通电之后, 电路板的指示灯变绿表示上电成功。下载器的指示灯由红变绿表示下载器连接成功, 如下图 4.13 所示。




图 4.13 PCIE 检测硬件搭建平台

Step2: 下载配置文件

打开 impact, 下载 mcs 文件。

按顺序点击“开始->所有程序->Xilinx Design Tools->ISE Design Suite 14.7->...->IMPACT”, 如下图 4.14 (1) 所示。




图 4.14 Step2 (1)

打开 IMPACT，并双击 Boundary Scan，出现如下界面，如图 4.14 (2) 所示。




图 4.14 Step2 (2)

双击上图红圈内的 SPI/BPI，提示选择 mcs 文件，选择 pcie_io_exp_v2\pcie_io_exp_v2.mcs，在弹出的窗口中作如下配置，如图 4.14 (3) 所示。




图 4.14 Step2 (3)

按照上图设置好 flash 参数, 点击 ok, 然后在下图标签位置右键单击, 接着点击 Program, 进入 flash 烧写状态。单击 Program。如图 4.14 (4) 所示。




图 4.14 Step2 (4)

在下图 4.14 (5) 窗口中点击 ok。




图 4.14 Step2 (5)

flash 烧写完成后, 出现如下界面, 如图 4.14 (6) 所示, program succeed 说明程序烧写成功。




图 4.14 Step2(6)

Step3: PCIE 检测

将计算机关机，板卡插入到计算机的 PCI-E 卡槽。重启计算机，并打开 Driver Wizard 软件,查看有无 XINLINX 设备的存在。




图 4.15 检测设备

若如下图 4.16 所示，则说明板卡 PCIE 检测成功。




图 4.16 设备检测结果

注意：如果检测不成功，可以考虑换一台电脑试试。较好用主机型号参数如下：

CPU	I52320
主板	GA-B75M-D3V
内存	金士顿 4G1333
硬盘	S7500G-SATA

Step4: PCIE 读写测试

PCIE 检测成功后，在出现的设备上双击，如图 4.17 所示。




图 4.17

在接下来的窗口中进行如下图 4.18 所示的操作。




图 4.18

接下来按图 4.19 所示进行操作。若 step4 和 step6 中显示与图 4.19 一样，则说明能正常读写。




图 4.19

4.6 链路测试

4.6.1 测试说明

➤ 开发软件：vivado 2015.2

➤ 参 考 考 工 程 :

*\pcie_aurora_two_channel_loop\project_1.runs\impl_1\PCIE_K7_DMA.mcs

客户端软件：pcie_dma_host.exe

➤ 硬件准备：2 个 10G 光模块，2 根多模光纤跳线，1 个 FPGA 下载器

4.6.2 测试过程

Step1: 搭建硬件平台

按照图 4.20 所示将光模块插入相应的光通道中，分别将发和收用光纤跳线相连。连接好下载器。




图 4.20

将板卡插入主机 PCIe 插槽中，如图 4.21 所示。




图 4.21.a



图 4.21.b

Step2: 烧写 mcs 文件

首先打开工程 *\\pcie_aurora_two_channel_loop*\\project_1.xpr，选择 open hardware manager。




图 4.22.a

一直点击 next，直到出现 finish。




图 4.22.b




图 4.22.c




图 4.22.d




图 4.22.e

在设备上右击，选择 add configuration memory device




图 4.22.f

选择 28f00ap30t-bpi-x16




图 4.22.g

点击 OK




图 4.22.h

选择相应的 MCS 文件(PCIE_K7_DMA.mcs), 点击 OK




图 4.22.i




图 4.22.j

烧写完成




图 4.22.k

Step3: 客户端调试

烧写完 MCS 文件后关机，重新启动，打开 PC 端软件 pcie_dma_host.exe，输入文件名，选择根目录位置，DMA 大小，操作等参数后，可以进行 DMA 读写等测试。8 路链路理论速度总和可以达到 20G。下面图 4.23 中所示为我们测试过程中最大速度，约为 13.13Gb/s，每一路约为 1.64Gb/s。



图 4.23 测试结果

5. 文件下载方法

为方便用户使用，在此介绍一下下载 bit 文件、cdc 文件的方法。以 ISE 14.7 版本为例。首先将板卡和电脑通过下载器连接，给板卡上电。

Step1:

从开始菜单打开 chipscope，我的电脑是 win7 64 位，打开 64 位的 chipscope，如果电脑是 32 位系统，则对应打开 32 位的 chipscope。






图 5.1 Step1

Step2:

单击如下图所示按钮，开始自动扫描设备。




图 5.2 Step2

Step3:

扫描完成后，出现如下图所示对话框，点击 OK。




图 5.3 Step3

Step4:

在左侧工程栏会显示出扫描到的设备 FPGA。选择 DEV:0 MyDecive0(芯片名称)，右击，



选中 Configure。




图 5.4 step4

Step5:

在弹出的窗口中选择需要下载的 bit 文件，打开后点击 OK 开始下载。若同时也需下载 cdc 文件，则应在 import design-level cdc file 前打勾，在弹出的窗口中选择需要下载的 cdc 文件，打开后点击 OK 开始下载。如下图所示。




图 5.5 Step5-下载 bit 文件




图 5.6 Step5-下载 cdc 文件

Step6:

待进度条走完完成下载。可在状态栏看到显示下载成功。



图 5.7 Step6

6. 应用实例

将图像信号依次通过 cameralink 转光纤卡，PCIE 四路光纤卡传输，最后通过 PCIE 将图像显示出来。流程图如图 6.1 所示。CameraLink 转四路光纤数据转发卡（220）实物图如图 6.2 所示。




图 6.1 流程图



图 6.2 基于 Xilinx Kintex-7 XC7K160T 的 CameraLink 转四路光纤数据转发卡